Illustration Absmeier foto ki designer

KI-Rechenzentren werden nicht nur durch knappe GPUs ausgebremst. Mit LPool will ExpectedIT CPU, Arbeitsspeicher, Netzwerk und Storage rackweit bündeln – und damit ungenutzte Kapazitäten erschließen. Der Ansatz ist technologisch ambitioniert, doch der entscheidende Nachweis steht mit dem geplanten Silizium und belastbaren Benchmarks noch aus.

Management Summary

Engpass verlagert sich: Agentische KI erhöht die Last auf CPU, Speicher und I/O; selbst teure GPUs verlieren Leistung, wenn die Host-Seite nicht Schritt hält.
Rack statt Server-Silo: LPool soll CPUs, RAM, Netzwerk und Storage über Servergrenzen hinweg als gemeinsamen Ressourcenpool verfügbar machen.
Wirtschaftlicher Hebel: ExpectedIT hält bei passenden Workloads bis zu 50 Prozent mehr Token-Durchsatz mit vorhandener Hardware für möglich – ein unabhängiger Direktvergleich steht jedoch noch aus.
Technischer Reifegrad: FPGA-Demo, Software-Stack und ein Chip-Backend in TSMC N6 sind vorhanden; produktionsreifes Silizium ist erst ab 2027/2028 vorgesehen.
Management-Fazit: LPool adressiert ein relevantes Skalierungsproblem mit hohem Potenzial, bleibt bis zu Tape-out, Benchmarks, Finanzierung und Partnerprodukten aber ein anspruchsvolles Technologie- und Umsetzungsrisiko.

Das Stuttgarter Deep-Tech-Unternehmen ExpectedIT will Servergrenzen im KI-Rechenzentrum auflösen. Seine LPool-Architektur soll CPUs, Speicher und I/O-Ressourcen rackweit verfügbar machen – und damit teure GPUs besser auslasten. Noch ist die Technik jedoch auf dem Weg vom Prototyp zum Silizium.

Vinton Cerf gehört zu den Architekten des Internets. Heute unterstützt der US-Informatiker ein deutsches Deep-Tech-Unternehmen, das an einer ähnlich grundlegenden Infrastrukturfrage arbeitet: ExpectedIT aus Esslingen am Neckar will die Architektur von KI-Rechenzentren verändern. Cerf sitzt neben CEO Klas Moreau, CPO & Mitbegründer Dr. Burkhard Steinmacher-Burow und vier weiteren Branchengrößen im Advisory Board und bringt damit jahrzehntelange Erfahrung mit skalierbaren Rechnernetzen ein.

Das Start-up zielt auf einen Engpass, der im aktuellen KI-Boom bislang deutlich weniger Aufmerksamkeit erhält als GPUs. Mit dem Übergang von einzelnen Chat-Anfragen zu dauerhaft arbeitenden KI-Agenten verschiebt sich nach Einschätzung des Unternehmens ein wachsender Teil der Last auf die CPU-Seite. Agenten rufen Werkzeuge auf, kommunizieren über APIs, bedienen Browser, verwalten Kontext und koordinieren zahlreiche Arbeitsschritte. »Bei agentischer KI verschiebt sich der Engpass zunehmend von der GPU zur CPU. Die GPU bleibt zentral, aber Orchestrierung, Datenbewegung und Tool-Aufrufe belasten die Host-Seite immer stärker«, so Moreau.

Mit der LPool-Architektur soll nun auf der Host-Seite gelingen, was Nvidias NVLink auf der Beschleunigerseite vorgemacht hat: Hardwaregrenzen innerhalb eines Racks sollen für Anwendungen weitgehend verschwinden. Statt vieler Server mit jeweils fest zugeordneten CPUs, Arbeitsspeichern, Netzwerkkarten und Laufwerken soll ein größerer gemeinsamer Ressourcenpool entstehen.

Ungenutzte Ressourcen trotz voller Racks

Das zugrunde liegende Problem ist keineswegs auf fehlende Rechenleistung beschränkt. Ein Server kann freien Arbeitsspeicher besitzen, während der Nachbar bereits an seine Kapazitätsgrenze stößt. Ebenso können NVMe-Laufwerke oder Netzwerkinterfaces eines Knotens unbeschäftigt bleiben, obwohl ein anderer Server auf I/O wartet. Solche Kapazitäten bezeichnet das Unternehmen als »stranded resources«. In virtualisierten Produktionsumgebungen können beträchtliche Speicheranteile ungenutzt gebunden bleiben, obwohl sie an anderer Stelle dringend benötigt würden.

Bei KI-Systemen wird dieses Problem besonders teuer. Eine GPU, die auf Daten, einen CPU-seitigen Prozess oder I/O wartet, produziert in dieser Zeit keine Tokens. Entscheidend ist deshalb nicht allein die Zahl vorhandener GPUs, sondern deren tatsächliche Auslastung. Bei geeigneten Workloads hält das Unternehmen bis zu 50 Prozent mehr Token-Durchsatz mit vorhandener Hardware für möglich. Dieser Wert ist allerdings noch kein öffentlich belegter LPool-Benchmark: Ein direkter Vergleich mit konventioneller Architektur befindet sich noch in Arbeit.

Aus vielen Servern wird ein großer Rechner

Technisch setzt LPool an der Verbindung zwischen den Prozessoren an. Heute besitzt jeder Server seine lokalen CPU-Sockel, sowie den daran angebundenen Speicher und die Peripherie. Muss eine Anwendung über diese Grenzen hinaus skalieren, erfolgt die Kommunikation zwischen Servern typischerweise über das Netzwerk.

Ein spezieller Pool-Chip soll diese Grenze tiefer in der Hardware auflösen. CPUs werden über vorhandene elektrische PCIe-Verbindungen gekoppelt; später sind auch optische Verbindungen vorgesehen. Für die Speicherkommunikation nutzt die Architektur bei Intel das Ultra Path Interconnect (UPI). Intel habe dem Unternehmen inzwischen die Nutzung des proprietären Protokolls gestattet.

»Unser Ziel ist, die Grenzen zwischen einzelnen Servern im Rack weitgehend aufzulösen. Anwendungen sollen CPU, Speicher, Netzwerk und Storage flexibler nutzen können, statt an die Ressourcen eines einzelnen Servers gebunden zu sein«, erklärt Moreau.

Der Pool-Chip fungiert dabei nicht einfach als klassischer Netzwerk-Switch. Mehrere CPU-Verbindungen können über die Switching Fabric flexibel genutzt werden, sodass verfügbare Bandbreite nicht dauerhaft einzelnen Punkt-zu-Punkt-Beziehungen zugeordnet bleibt. Ziel ist ein Non-Uniform Memory Access (NUMA), bei dem CPUs auf Ressourcen über Servergrenzen hinweg mit möglichst wenigen zusätzlichen Hops zugreifen können.

Das Resultat lässt sich anschaulich beschreiben: Ein Rack mit 30 oder 40 Server-Blades könnte gegenüber der Software wie eine wesentlich größere Recheneinheit erscheinen. Benötigt eine Workload beispielsweise acht CPUs und einen Terabyte RAM, werden diese Ressourcen bereitgestellt; anschließend könnte eine andere Anwendung 16 CPUs und 32 Terabyte erhalten.

Die Verwaltung bleibt dabei nicht allein der Hardware überlassen. Eine Orchestrierungsschicht bestimmt, welche Ressourcen verfügbar sind und welchem Prozess sie zugeordnet werden. Das Betriebssystem sieht dadurch einen größeren Hardwarebereich. Dafür eignet sich grundsätzlich Linux, weil es bereits große Multi-Socket-Systeme und NUMA-Konfigurationen unterstützt.

LPool ist nicht einfach CXL

Auf den ersten Blick erinnert das Konzept an Compute Express Link (CXL), das insbesondere zur gemeinsamen Nutzung und Erweiterung von Speicher entwickelt wurde. Der Ansatz setzt jedoch einen anderen Schwerpunkt: Statt zusätzliche CXL-Switches und externe Memory-Pools einzuführen, sollen zunächst die bereits in den Servern vorhandenen Ressourcen effizienter miteinander verbunden werden.

Wie groß das Potenzial schneller Speicherpfade bei KI sein kann, zeigt das »Beluga«-Konzept von Alibaba für den Key-Value Cache (KV-Cache) großer Sprachmodelle. Dort wurde für bestimmte Konfigurationen eine bis zu siebenfache Durchsatzsteigerung untersucht. Dieser Faktor sieben ist kein gemessener LPool-Leistungswert. Vielmehr überträgt das Start-up das Prinzip auf die eigene Architektur: Ein großer gemeinsamer Head Node könnte einen großen und schnellen KV-Cache effizienter für mehrere GPUs bereitstellen.

Der KV-Cache ist für Inferenz besonders wichtig, weil darin bereits berechnete Zwischenzustände eines Modells gespeichert werden. Fehlt ausreichend schneller Speicher, müssen Informationen erneut berechnet oder über langsamere Verbindungen transportiert werden – und wertvolle GPU-Zeit geht verloren.

Von zwei Sockeln zum ganzen Rack

Aktuelle AMD-Server sind in typischen Konfigurationen auf ein oder zwei Sockel ausgerichtet, Intel ermöglicht auch größere Systeme. Genau oberhalb dieser Größenklasse sieht das Start-up eine Lücke. Die erste LPool-Generation soll zehn Sockel verbinden; spätere Ausbaustufen sehen 48 und schließlich 96 Sockel auf Basis künftiger PCIe-Generationen vor. Langfristig soll die Architektur nicht nur Intel- und AMD-, sondern auch ARM-Prozessoren unterstützen.

Ein einfaches Upgrade vorhandener Server ist allerdings nicht vorgesehen. Der Pool-Chip muss über eine entsprechend ausgelegte Leiterplatte angebunden werden; auch die Verbindungen zwischen den Servern erfordern vorbereitete Hardware. LPool wäre damit Bestandteil einer neuen Servergeneration und kein nachrüstbarer Beschleuniger.

Der eigentliche Härtetest steht noch bevor

ExpectedIT hat nach eigenen Angaben die Logik des Memory-Directory-Chips bereits bis in einen TSMC-N6-Backend-Prozess gebracht. Außerdem existiert eine FPGA-basierte Demonstration, mit der PCIe-Geräte über CPU-Grenzen hinweg gemeinsam genutzt werden können – einschließlich Software-Stack. Microsoft und Meta hätten die grundsätzliche Architektur geprüft, mit Intel bestehe eine UPI-Lizenzvereinbarung.

Das ist mehr als ein reines Architekturkonzept, aber noch kein fertiger Prozessorbegleiter für den Produktionsbetrieb. Genau hier liegt die wichtigste Bewährungsprobe. »Die große Bewährungsprobe kommt mit dem Chip. Die Architektur und zentrale Funktionen sind bereits weit entwickelt, aber am Ende wollen Kunden funktionierendes Silizium sehen. Genau darauf zielen Tape-out und erste Systeme ab 2027«, sagt Moreau.

Für die Fertigung prüft das Unternehmen nach eigenen Angaben mehrere Foundry-Partner. Im Gespräch sind vor allem TSMC und Samsung; eine endgültige Entscheidung über den Produktionspartner ist bislang nicht gefallen.

Das Tape-out ist für 2027 geplant. Erste Evaluierungssysteme könnten nach derzeitiger Planung Ende 2027 laufen, erste Partnerprodukte im günstigsten Fall 2028 folgen. Vereinbarungen beziehungsweise Absichtserklärungen gibt es unter anderem mit dem KI-Entwickler FractalBrain, dem Cloud-Anbieter Core42 und dem isländischen Betreiber 1984 ehf; mit SiPearl wird ein möglicher Vertrag gerade verhandelt.

Für den nächsten Schritt benötigt ExpectedIT erhebliches Kapital. Eine Series-A-Runde über 25 Millionen Euro, darunter bis zu zehn Millionen Euro Beteiligungskapital aus dem European Innovation Council (EIC), soll im Oktober 2026 starten und bis Ende März 2027 abgeschlossen werden. Die Produktionsaufnahme ist für 2028 vorgesehen.

Sobald die Technik produktionsreif ist, adressiert sie ein Problem, das mit zunehmender Agentisierung von KI massiv an Bedeutung gewinnt: Hochpreisige GPUs allein garantieren noch kein schnelles KI-System. CPU, Speicher und I/O müssen Daten schnell genug liefern und Workloads koordinieren. LPool versucht deshalb nicht, die nächste GPU zu bauen. Die Architektur soll vielmehr dafür sorgen, dass vorhandene GPUs weniger Zeit mit Warten verbringen.

»Bei agentischer KI verschiebt sich der Engpass zunehmend von der GPU zur CPU. Die GPU bleibt zentral, aber Orchestrierung, Datenbewegung und Tool-Aufrufe belasten die Host-Seite immer stärker«, so CEO Klas Moreau.

Foto: ExpectedIT

FAQ: LPool und die neue Rack-Architektur

1. Welches Problem will ExpectedIT lösen?

Das Unternehmen will verhindern, dass CPUs, Arbeitsspeicher, Netzwerk- und Storage-Ressourcen in einzelnen Servern ungenutzt bleiben, während andere Systeme im selben Rack an Grenzen stoßen.

2. Was ist LPool?

LPool ist eine geplante Hardware- und Softwarearchitektur, die Ressourcen mehrerer Server rackweit zu einem flexibleren Pool verbindet.

3. Warum ist das für KI-Rechenzentren relevant?

Agentische KI erzeugt zusätzliche CPU-, Datenbewegungs- und I/O-Last. Wartet die GPU auf die Host-Seite, sinken Auslastung und Token-Durchsatz.

4. Wie unterscheidet sich LPool von klassischer Serververnetzung?

Die Kopplung soll tiefer in der Hardware erfolgen. Anwendungen sollen Ressourcen über Servergrenzen hinweg nutzen können, ohne sie wie getrennte Netzwerkknoten behandeln zu müssen.

5. Ist LPool dasselbe wie CXL?

Nein. CXL fokussiert stark auf Speichererweiterung und -Pooling. LPool will zunächst bereits vorhandene CPU-, Speicher-, Netzwerk- und Storage-Ressourcen eines Racks breiter nutzbar machen.

6. Welche Leistungssteigerung stellt ExpectedIT in Aussicht?

Für geeignete Workloads nennt das Unternehmen bis zu 50 Prozent mehr Token-Durchsatz mit vorhandener Hardware. Ein öffentlich belegter Direktbenchmark steht noch aus.

7. Kann bestehende Serverhardware nachgerüstet werden?

Nach aktuellem Stand nicht. Der Pool-Chip und seine Verbindungen benötigen dafür ausgelegte Leiterplatten und Serverplattformen.

8. Wie weit ist die Technologie entwickelt?

Es gibt eine FPGA-Demonstration, einen Software-Stack und Chiplogik bis zu einem TSMC-N6-Backend-Prozess. Produktionsreifes Silizium existiert noch nicht.

9. Wie sieht der Zeitplan aus?

Das Tape-out ist für 2027 geplant, Evaluierungssysteme könnten Ende 2027 folgen und erste Partnerprodukte im günstigsten Fall 2028.

10. Welche Risiken sollten Entscheider im Blick behalten?

Entscheidend sind funktionierendes Silizium, unabhängige Benchmarks, Skalierbarkeit, Betriebssystem- und Workload-Kompatibilität, Fertigungspartner, Finanzierung sowie die tatsächliche Nachfrage der Serverhersteller und Betreiber.

7777 Artikel zu „KI Leistung“

Effizienz | Künstliche Intelligenz | Nachhaltigkeit | News | Strategien

Leistungsschub mit KI – Quantencomputing-basierte Methoden machen das Training großer KI-Modelle effizient

30. Juli 2026

KI hat in vielen Arbeits- und Lebensbereichen bereits Einzug gehalten. Das Training moderner KI-Modelle erfordert jedoch enorme Rechenressourcen, verbunden mit hohem Energieverbrauch und erheblichen CO₂-Emissionen. Daher muss dieser Bedarf durch intelligente Methoden deutlich gedrosselt werden. Das QC-Train Projektteam aus der infoteam Software AG, dem Fraunhofer-Institut für Integrierte Schaltungen IIS, der OptWare GmbH sowie den…